6.27 指令流水线——概述

考纲定位：计算机组成原理 · 第 6 章 中央处理器（6.27） | 重要度 ★★★★ | 常见考法：选择题/计算题（流水线时空图、吞吐率、加速比、CPI）

一句话核心：流水线把指令执行切成多段，让多条指令的不同段在时间上重叠；提高吞吐率，不缩短单条指令延迟

一、从串行到流水

指令流水线概述

■ 之前，我们在本章介绍MIPS指令的执行方法时，采用的是**串行执行**方法，即**同一时刻CPU中仅有一条指令在执行。**因此，**CPU中的各功能部件的使用率不高。**

■ 为了提高CPU中各功能部件的并行性以及程序的执行效率，可采用**指令流水线技术**来并行执行指令，即**同一时刻有多条指令在CPU中的不同功能部件中并发执行。**现代计算机普遍采用指令流水线技术。

□ 指令流水线是一种**时间并行技术。**它**将指令处理过程划分为多个阶段**，并让**不同指令的各个阶段在时间上重叠执行。**这使得**同一时刻**，**一条流水线上可有多条指令处于不同阶段**，从而**用同一套硬件实现了指令级的并行**，显著提升系统性能。

本图定位：说明为什么需要流水线——串行执行时 CPU 各部件利用率低

考点/易错

- 串行执行：同一时刻只有一条指令在 CPU 中，部件利用率低
- 流水线：多条指令的不同阶段重叠，提高吞吐率和部件利用率
- 流水线提高的是吞吐率，不是单条指令的执行速度；单条指令延迟可能因流水寄存器而增加
- 易错：流水线不是“多条指令同时执行同一段”；是不同指令的不同段重叠

补充

- 408 常问“流水线是否缩短单条指令执行时间”：不缩短，通常还略增
- 流水线的频率受最慢段限制（短板效应）

二、MIPS32 五段流水线

MIPS32指令流水线

■ 将MIPS32指令的执行过程划分为5个阶段（也称为功能段）：



- ☐ **取指**（IF）：从指令存储器取出指令。
- ☐ **译码**（ID）：对指令进行译码，同时从寄存器组中取操作数。
- ☐ **执行**（EX）：执行运算操作或计算地址。
- ☐ **访存**（MEM）：对存储器进行读/写操作。
- ☐ **写回**（WB）：将指令执行结果写回寄存器组。


每个阶段（功能段）由相应的（不同）功能部件完成

MIPS32指令流水线

■ 将MIPS32指令的执行过程划分为5个阶段（也称为功能段）：




■ 在**MIPS单周期实现**中，上述5个阶段（功能段）是**串行连接**在一起的。



CLK——将程序计数器（PC）的值送入IF功能段取指令，之后依次进入ID、EX、MEM、WB功能段进行处理。

注意：

- 并不是所有指令都必须经历5个阶段，但只能以执行速度最慢的指令作为设计时钟周期的依据。
- 单周期CPU的时钟周期由数据通路中的最长路径决定，也就是5个阶段的延迟总和T_{total}。



本图定位：以 MIPS32 为例，把单周期通路切成 IF/ID/EX/MEM/WB 五段


考点/易错


- 五段：取指 IF、译码 ID、执行 EX、访存 MEM、写回 WB
- 段间插入流水线寄存器，锁存上一段的结果和控制信号
- 流水线寄存器不仅传数据，还传控制信号；后级需要该指令的 RegWrite/MemRead/ALUSrc 等
- 易错：不是所有指令都经过 MEM/WB 的有效操作；有些段只是“路过”

补充

- 五段流水线是 408 的基准模型；不同教材段数可能不同，但分析方法一致
- 单周期 CPI=1 但周期最长；五段流水线满载后 CPI≈1，但时钟周期短得多

三、流水线的延迟与性能






- 各**流水寄存器**用于**锁存**相应**功能段处理完成的数据或结果**，以确保前一个功能段的执行结果能够在下一个时钟周期提供给后一个功能段使用。
- 程序计数器（PC）、各流水寄存器都**采用同一个时钟进行同步**。
  - 每来一个时钟，各功能段部件处理完成的数据都会被锁存到相应的流水寄存器中，作为后一个功能段部件的输入。与此同时，当前功能段部件也会接收到前一个功能段部件通过流水寄存器传送来的新指令或数据。

MIPS32指令流水线

功能段中的**最大关键延迟记为T_{max}**

指令流水线的时钟周期约为T_{max}



执行1条指令需要的时间为$5T_{max}$


执行2条指令需要的时间为$6T_{max}$

执行3条指令需要的时间为$7T_{max}$

⋮

执行n条指令需要的时间为$(n+4)T_{max}$

在连续向流水线输入指令且执行过程未发生任何阻塞的情况下，一条m段流水线，执行n条指令所需的时钟周期数为：$m+(n-1)$



本图定位：流水寄存器的插入位置与流水线时空图

考点/易错

- k 段流水线执行 n 条指令，总时间 ≈ (k + n − 1) × τ；n 很大时 CPI → 1
- 加速比 ≈ k（理想满载）；实际受冲突、流水寄存器开销、启动/排空影响
- 流水线时空图：横轴时间，纵轴功能段；对角线表示指令推进
- 易错：流水线级数越多不一定越快；段间寄存器开销和冒险会增加

补充

- 408 计算题常用公式：T = (k + n − 1)τ；吞吐率 = n/T；加速比 = 非流水时间/流水时间
- 超标量/超流水线见 6.33

四、易错辨析

- 流水线提高吞吐率，不缩短单条指令延迟
- 流水线频率受最慢段限制
- 流水线寄存器传数据也传控制信号
- 流水线不是多核；它是在单核内重叠指令
- 流水线级数增加会增加寄存器开销和冒险，不一定更快

五、知识关联

- 前置：6.5 数据通路、6.6 数据通路——习题课一
- 后续：6.28 指令流水线——数据通路、6.29 指令流水线——流水线冲突解决（结构与控制冲突的解决）
- 全章导航：6.0 导航与术语